BCH 编码器 Verilog

（4200,4096,17）BCH 编码器Verilog设计

本设计采用Verilog实现（4200,4096，17）的BCH 编码设计。

标签： BCH 编码器 Verilog

上传时间： 2016-09-22

上传用户：GunterChow
BCH编码器并行8路实现

BCH编码器并行8路实现，速率达到300M以上

标签： BCH 8路编码器并行

上传时间： 2014-01-26

上传用户：虫虫虫虫虫虫
循环码编码器verilog实现

循环码编码器verilog实现，里面包含有源程序和仿真图。

标签： verilog 循环码编码器

上传时间： 2016-05-31

上传用户：playboys0
8位优先编码器 verilog CPLD EPM1270 源代码

8位优先编码器 verilog CPLD EPM1270 源代码

标签： verilog 1270 CPLD EPM

上传时间： 2013-12-18

上传用户：gtf1207
基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的

基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的

标签： Verilog FPGA HDL 接口

上传时间： 2014-08-11

上传用户：ayfeixiao
Verilog语言实现的Hamming(3,7)编码器

Verilog语言实现的Hamming(3,7)编码器，可用于FPGA实现

标签： Verilog Hamming 语言编码器

上传时间： 2016-05-09

上传用户：lmeeworm
用Verilog HDL实现的曼彻斯特编码器和解码器。

用Verilog HDL实现的曼彻斯特编码器和解码器。

标签： Verilog HDL 曼彻斯特编码器

上传时间： 2013-12-23

上传用户：lifangyuan12
一个QEP电路的verilog代码。输入信号是光电编码器的A相和B相信号和一个处理时钟

一个QEP电路的verilog代码。输入信号是光电编码器的A相和B相信号和一个处理时钟，输出的是计数信号和方向信号。

标签： verilog QEP 电路代码

上传时间： 2014-01-21

上传用户：wangdean1101
利用verilog实现的一个（2,1,2）卷积码的编码器,很有用的哟!

利用verilog实现的一个（2,1,2）卷积码的编码器,很有用的哟!

标签： verilog 卷积码编码器

上传时间： 2016-07-07

上传用户：hustfanenze
用verilog HDL实现了83编码器.

用verilog HDL实现了83编码器.

标签： verilog HDL 编码器

上传时间： 2016-07-15

上传用户：731140412